Zum Hauptinhalt springen Zur Suche springen Zur Hauptnavigation springen

JTAG-Belegung für Mikrocontroller und FPGA

JTAG braucht vier Signale — TMS, TCK, TDI, TDO — dazu Referenzspannung und Masse. Je nach Werkzeug kommen optionale Signale hinzu: Reset, nTRST und RTCK bei ARM, DONE, PROG oder INIT bei FPGA-Programmiergeräten.

6-polig — TC2030 und ECV3-06

Kontakt JTAG, 4 Leitungen (FPGA)
1 VREF
2 TMS
3 TDI
4 TCK
5 GND
6 TDO

Plug-of-Nails™ TC2030 Series (Beispiel), Blick auf die Platine

Plug-of-Nails™ TC2030 Series (Beispiel), Blick auf die Platine

Edge-Connect™ ECV3-06, Blick auf die Platine

Edge-Connect™ ECV3-06, Blick auf die Platine

Passende Kabel und Adapter: TC2030-ALT · TC2030-ALT-NL · TC-LATTICE

10-polig — TC2050 und ECV3-10

Kontakt ARM (Cortex-10) JTAG generisch Xilinx Lattice
1 VCC VREF VREF VCC
2 TMS TMS TMS TMS
3 GND GND GND GND
4 TCK TCK TCK TCK
5 GND, optional +5 V nicht festgelegt GND 5 V OUT (optional)
6 TDO TDO TDO TDO
7 RTCK (optional) RTCK (optional) GND DONE (optional)
8 TDI TDI TDI TDI
9 nTRST (optional) nTRST (optional) PGND (optional) TRST (optional)
10 nRESET (optional) nRESET (optional) HALT / INIT (optional) ispEN / PROG (optional)

Plug-of-Nails™ TC2050 Series (Beispiel), Blick auf die Platine

Plug-of-Nails™ TC2050 Series (Beispiel), Blick auf die Platine

Edge-Connect™ ECV3-10, Blick auf die Platine

Edge-Connect™ ECV3-10, Blick auf die Platine

Passende Kabel und Adapter: TC2050-ARM2010 · COLL-ARM20-10-IDC · TC2050-XILINX · TC-LATTICE-10

14-polig — TC2070 und ECV3-14

Kontakt JTAG (STDC14)
1 —
2 —
3 T_VCC
4 TMS
5 GND
6 TCK
7 GND
8 TDO
9 T_JRCLK (optional)
10 TDI
11 GNDDetect (optional)
12 T_NRST (optional)
13 —
14 —

Plug-of-Nails™ TC2070 Series (Beispiel), Blick auf die Platine

Plug-of-Nails™ TC2070 Series (Beispiel), Blick auf die Platine

Edge-Connect™ ECV3-14, Blick auf die Platine

Edge-Connect™ ECV3-14, Blick auf die Platine

Passende Kabel und Adapter: TC2070-IDC-050 · TC2070-IDC-NL-050 · ECV3-14-2AP-IDC-050 · COLL-ARM20-14P-050

Für das eigene Layout

  • Auf 10 Polen liegen die vier JTAG-Signale bei ARM, Xilinx und Lattice auf denselben Kontakten: TMS 2, TCK 4, TDO 6, TDI 8, Versorgung 1, Masse 3. Unterschiede gibt es nur bei den optionalen Signalen auf 5, 7, 9 und 10.
  • Wer eine Platine für mehrere Werkzeuge auslegt, belegt die Kernkontakte und entscheidet die übrigen nach dem Werkzeug, das tatsächlich zum Einsatz kommt.
  • MSP430 belegt 10 Pole völlig anders — siehe „Weitere Belegungen“.

Die Lage der Kontakte zeigt das Zählschema der Stecker.

Alle Tabellen sind aus den Belegungen der einzelnen Kabel und Adapter abgeleitet — Herstellerangaben, Datenblätter und eigene Messungen. Maßgeblich für ein bestimmtes Kabel bleibt die Tabelle auf dessen Produktseite.

Alle Belegungen im Überblick: Belegungen · SWD · UART · ST-LINK (STDC14) · Weitere Belegungen