Belegungen der Tag-Connect-Footprints
Hinter den Kabeln und Adaptern im Sortiment stehen nur wenige Belegungen. Wer einen Tag-Connect-Footprint ins eigene Layout setzt, braucht genau diese Tabellen: welches Signal auf welchem Kontakt liegt, welche Kontakte zwingend sind und welche optional.
Je Schnittstelle eine Seite:
- SWD — SWD-Belegung der Tag-Connect-Footprints
- JTAG — JTAG-Belegung für Mikrocontroller und FPGA
- UART — UART-Belegung der Tag-Connect-Footprints
- ST-LINK (STDC14) — ST-LINK V3: STDC14-Belegung mit virtueller serieller Schnittstelle
- Weitere Belegungen — Weitere Belegungen: Microchip ICSP, MSP430, Cortex-20 mit Trace
Das Wichtigste vorab. Auf 10 Polen liegen die vier JTAG-Signale bei ARM, Xilinx und Lattice auf denselben Kontakten. Auf 6 Polen teilen sich UART und vierdrahtiges JTAG die Kontakte. Kabel ohne Adapter (TC2030-IDC, TC2050-IDC, TC2070-IDC) sind 1:1 durchverbunden — die Belegung bestimmt dann der Stecker am Debugger.
| Größe | Belegungen |
|---|---|
| 6-polig — TC2030 und ECV3-06 | SWD · JTAG, 4 Leitungen (FPGA) · UART · Microchip ICSP |
| 10-polig — TC2050 und ECV3-10 | SWD · ARM (Cortex-10) · JTAG generisch · Xilinx · Lattice · MSP430 (TI) |
| 14-polig — TC2070 und ECV3-14 | SWD (STDC14) · JTAG (STDC14) · VCP (STDC14) · STDC14 · Cortex-20 mit Trace |
Die Lage der Kontakte zeigt das Zählschema der Stecker.
Alle Tabellen sind aus den Belegungen der einzelnen Kabel und Adapter abgeleitet — Herstellerangaben, Datenblätter und eigene Messungen. Maßgeblich für ein bestimmtes Kabel bleibt die Tabelle auf dessen Produktseite.